先進封裝的翹曲（Warpage）：
一個正在卡住 AI 晶片放量的物理問題

先進封裝把很多層材料疊在一起。一旦在製程中受熱，整疊就會彎：邊緣翹起的「凹／微笑臉」，或中間拱起的「凸／哭臉」。彎多少，用最高點到最低點的高度差（peak-to-valley）來量。

根本原因是 CTE（熱膨脹係數）不匹配。疊在一起的材料受熱時膨脹幅度不同，整疊就像雙金屬片（bimetallic strip）一樣彎起來。兩種材料的 CTE 差距越大，彎得越凶。

製程正從圓晶圓走向「方形大面板」（Panel-Level Packaging, PLP），同時基板更薄、RDL 重布線層更多（AI 晶片線寬細到 1–10μm）。這三件事疊起來，讓應力非線性放大——面積一大，問題不是變大一點，是爆增。

翹曲沒有單一解。想法很直覺——既然是「材料受熱、膨脹不一致」造成的，那就從三個地方下手：① 從源頭換掉會打架的材料（治本）、② 在製程當下用設備強制壓平（治標）、③ 在設計上預先做反向補償。實務上通常多管齊下，這也是為什麼整條供應鏈都有戲。

材料路線（治本：從源頭少製造應力）

• 低溫固化 PSPI：PSPI（感光聚醯亞胺）是 RDL 重布線層的絕緣材料，固化時要烘到 300–350°C。低溫版本把溫度壓到 250°C 以下——熱循環越溫和，CTE 累積出來的應力就越小。
• 玻璃基板：用 CTE 約 2.6 ppm/°C、接近矽的玻璃當載板／中介層，讓整疊「一起脹、一起縮」，從根本縮小不匹配；也利於做更大面板、更細線路。代價：玻璃脆、搬運與良率是新挑戰，整套供應鏈要重建。
• 平衡膜（balance film）：在基板另一面刻意疊一層應力相反的補償膜，用「反向彎」抵消翹曲——像幫弓施一個反方向的力把它扳直。屬高階耗材，文中稱由 AMC 獨供。

設備路線（治標／輔助：當下把它壓回去）

• 熱壓＋真空吸附：在鍵合／封裝的當下，用熱壓頭把基板壓平、再用真空吸盤吸住固定，讓它在關鍵步驟保持平整。治的是「當下」，不改根因。
• 選擇性雷射應力釋放：用雷射對特定區域局部加熱、重整分子結構，把內建應力「鬆綁」釋放掉，屬事後補救。

怎麼讀：材料治本、設備治標，設計上還能預先做翹曲補償。沒有銀彈，實務上三者一起用——所以材料商、設備商、整合廠在這條鏈上都吃得到。

製程順序也是一招：Chip-First vs Chip-Last

先放晶片、還是先做線路？順序不同，翹曲風險與「能不能先篩掉壞晶片」就不同。台積電 CoWoS 走 Chip-Last。

把問題翻成價值鏈，就看得到錢往哪流：誰來整合製程、誰供關鍵材料、誰賣設備。下面是原文點名的角色，依 TrendForce 原文整理，當作研究起點。

幾個值得盯的時間點（依 TrendForce 原文）。放量看的是「驗證 → 試產 → 量產」的節奏。