MLCC 守住板子，
矽電容住進封裝
AI 晶片愈來愈耗電、封裝愈來愈密，「把電乾淨穩定地送到晶粒」這件事——也就是電源完整性（PI）——的戰場，從電路板一路打進了封裝裡。老將 MLCC（多層陶瓷電容）守在板級，新兵 矽電容（Silicon Capacitor）則貼著晶粒進到封裝級。重點是：它們互補，不是替代。
一句話
AI 晶片功耗暴衝（Rubin 的 GPU TDP（熱設計功耗）約從 1,000W 升到 2,300W），單塊主板用的 MLCC 從 GB200 的約 6,500 顆，上看 Rubin 的約 12,000 顆。但光靠板上的 MLCC 不夠——電要送進晶粒的「最後幾毫米」需要低 ESL、超薄的元件貼著晶粒做去耦，這就是矽電容的位置（封裝的 top-side／land-side／embedded 三處）。MLCC 顧系統與板級穩定，矽電容顧近晶粒的高頻完整性，兩者分工、互補。三星電機（SEMCO）已拿下一紙約 10 億美元的矽電容供貨合約（2027–2028），是這條新軌道起跑的訊號。
電源完整性，正在搬進封裝裡
先講「電源完整性（PI，Power Integrity）」是什麼：就是把乾淨、穩定的電，準時送到晶片每一個角落，電壓不要忽高忽低。AI 晶片功耗愈來愈大、切換愈來愈快，這件事愈來愈難——難到光靠電路板上的電容已經顧不住，得把電容往晶粒方向搬。
為什麼板上的電容「不夠」了
電從 VRM（電壓調節模組）出發，經過電路板、封裝基板，最後才到晶粒。這條路愈長，寄生電感愈大、電壓在瞬間大電流下愈容易塌。AI 晶片的 chiplet（小晶片）架構與高密度封裝，把問題從 PCB 層一路逼進封裝層。
解法很直覺：把去耦電容搬到離晶粒更近的地方。但板級的 MLCC 體積與電感擺不進那麼貼近的位置——這就給了矽電容舞台。
去耦（decoupling）一句話
去耦電容就像晶片旁邊的小水塔：當晶片瞬間要大電流、遠方的電源來不及供應時，先由它就近放電頂上，穩住電壓。
晶片切換愈快（高頻），就需要反應更快、離得更近的水塔。離得遠、反應慢的水塔（板級 MLCC）顧不到最高頻的需求，於是需要貼著晶粒的矽電容補上。
把這條路畫出來：電從左邊的 VRM 出發，蜿蜒穿過電路板才到右邊的晶粒——路愈長，瞬間大電流下電壓愈容易「塌」。解法就是在晶粒旁邊放一顆就近補電的小電容（最右那顆），這正是矽電容貼著晶粒做去耦的角色。
矽電容是什麼？為什麼適合「近晶粒」
電容的基本結構都一樣：兩片電極夾一層介電質（絕緣層）。差別在介電質與做法——用陶瓷當介電、靠多層堆疊的，是陶瓷電容（MLCC）；用氮化矽／二氧化矽等介電、用半導體製程在矽晶圓上做出來的，就是矽電容。
電容的基本結構：兩電極夾一層介電質
同樣是「電極—介電質—電極」，換掉中間那層介電質與製程，就是不同種類的電容。（仿原文示意圖）
矽電容用半導體製程在矽晶圓上做出深溝槽（deep trench）或堆疊 3D 結構，把表面積塞進極薄的厚度裡。介電質可用氮化矽、二氧化矽（SiO₂）或 high-k（高介電常數）材料。（原文圖以氮化矽為例；實務上 SiO₂／high-k 也很常見。）
超薄 ＋ 低 ESL
厚度極薄，能塞進封裝裡晶粒旁的縫隙。ESL（等效串聯電感）低，代表它對高頻電流的「阻礙」小、反應快——這正是近晶粒去耦最需要的。
高頻穩定 ＋ 抗環境變化
在高頻、高溫、以及高 DC bias（直流偏壓）下，電容值仍穩定。某些陶瓷材料的 MLCC 在高偏壓/高溫下電容會明顯衰減，矽電容相對穩。
可與晶片「共同設計」
因為走半導體製程，能跟 GPU／ASIC／HBM 與封裝平台協同設計（co-design）、客製化整合進封裝——這是它的門檻，也是它的價值。
不同的活、不同的層：矽電容在封裝裡的三個位置
矽電容貼著晶粒，主要有三種擺法。共同目的都一樣：縮短電流迴路、降低寄生電感，把電穩穩送到晶粒。（仿原文 Samsung Electro-Mechanics 示意圖）
三種擺法都在做同一件事：讓電容離晶粒更近、電流迴路更短。越近，寄生電感越小、對高頻負載的反應越快。embedded（內嵌）常與 TSV（矽穿孔，Through-Silicon Via）和電源穿孔搭配，優化繞線。
MLCC vs 矽電容：一張表看分工
| 面向 | MLCC（多層陶瓷電容） | 矽電容（Silicon Capacitor） |
|---|---|---|
| 製程 | 陶瓷介電質 ＋ 多層堆疊（傳統被動元件製程）。 | 矽基板 ＋ 薄膜介電質 ＋ 半導體製程。 |
| 主要優勢 | 成本低、供應鏈成熟、電容值與尺寸選擇多；適合大量佈署。 | 超薄、低 ESL、高頻特性佳；在溫度與 DC bias 變化下電容值更穩。 |
| 主要擺放位置 | PCB、VRM、OAM 板、power shelf、電源模組；做板級去耦。 | GPU／CPU／ASIC 旁、矽中介層下方、嵌入封裝基板；做近晶粒去耦。 |
| 在 AI 伺服器的角色 | 系統級與板級電源穩定的主力。 | 封裝級、近晶粒電源完整性的互補角色。 |
供應鏈：板級老將 vs 封裝級新門檻
兩條軌道，兩種玩家。MLCC 是成熟的被動元件生意，由四大廠主導；矽電容走半導體製程、要能跟客戶協同設計並通過嚴格驗證，進入門檻更高、供給規模還小。
MLCC 板級四大廠
Murata（村田，日・6981）、三星電機（SEMCO，韓・009150）、Taiyo Yuden（太陽誘電，日・6976）、Yageo（國巨，2327）。
成熟、量大、價格與供應鏈規模是護城河。AI 主板用量持續成長（GB200 約 6,500 → Rubin 約 12,000 顆/板）。
矽電容的進入門檻
要走半導體製程、要能跟 AI GPU／ASIC／HBM 與封裝平台協同設計（co-design），還要通過高階客戶冗長的驗證週期。
結果是：門檻高、驗證久、供給規模有限——這也是為什麼一紙大合約（如三星電機約 10 億美元）會被當成風向球。
矽電容主要供應商
| 供應商 | 產品／技術重點 | 應用領域 |
|---|---|---|
| SEMCO 三星電機韓・009150 | 矽電容，top-side／land-side／embedded 三種架構 | AI 伺服器、AP（應用處理器）、ADAS（先進駕駛輔助） |
| Murata 村田日・6981 | 高頻、高密度矽電容 | 光通訊／網通、RFPA（射頻功率放大器）、車用、醫療 |
| AP Memory 愛普6531 | S-SiCap、分離式矽電容、矽電容 IPC（中介層） | AI／HPC、先進封裝、SoC 整合、GPU／ASIC 周邊 |
| ROHM日・6963 | BTD1RVFL 微型矽電容，內建 TVS 二極體 | 智慧手機、穿戴、小型 IoT、光模組、高頻通訊 |
| Launchip 朗矽中國・未上市 | 高電容、高頻、超高頻、高壓矽電容 | RF bypass、濾波、調諧、PDN、通訊與工控 |
名單非窮舉（來源：Samsung Electro-Mechanics／TrendForce 彙整）。注意：「Launchip」指上海朗矽科技（中國、未上市），與台灣做衛星/射頻 IC 的「朗辰科技」是不同公司，別混淆。MLCC 老將也同時在做矽電容（Murata、SEMCO 兩邊都做）。
展望：雙軌並行，不是你死我活
隨著 AI 伺服器走向 chiplet 與更密的封裝，電源完整性的挑戰會繼續往封裝裡鑽。但這不會讓 MLCC 退場——它仍是板級穩定的主力；矽電容補上近晶粒那一段。需求是「雙軌結構」。
為什麼是互補、不是替代
板級需要的「量大、便宜、選擇多」是 MLCC 的主場；近晶粒需要的「超薄、低 ESL、高頻穩」是矽電容的主場。兩者顧的是電源路徑上不同的層、不同的頻段，互相取代不了。
一塊 Rubin 主板仍要約 12,000 顆 MLCC；矽電容則在封裝內以「顆數少、價值高、貼著晶粒」的方式進場。
起跑的訊號：三星電機的大單
三星電機（SEMCO，韓・009150）拿下一紙約 10 億美元的矽電容供貨合約，交付落在 2027–2028（客戶為未具名的美系 AI 晶片廠）。
對一個「供給規模還小、驗證很久」的新品類來說，這種金額與時程，是封裝級電容開始放量的早期訊號——也讓矽電容從「技術展示」往「實際出貨」推進。
名詞小抄
這篇的關鍵詞，一句話版。
- 電源完整性 PI, Power Integrity
- 把乾淨、穩定的電準時送到晶片每個角落、電壓不忽高忽低的能力。本文主題。
- MLCC Multi-Layer Ceramic Capacitor
- 多層陶瓷電容。用陶瓷當介電、多層堆疊；便宜、量大、選擇多，做板級去耦的主力。
- 矽電容 Silicon Capacitor
- 用半導體製程在矽晶圓上做的電容；超薄、低 ESL、高頻穩，貼著晶粒做近晶粒去耦。
- 去耦 decoupling
- 在晶片旁放電容當「小水塔」，瞬間大電流時就近放電頂上，穩住電壓。
- ESL Equivalent Series Inductance
- 等效串聯電感。電容對高頻電流的「阻礙」；越低、反應越快，越適合高頻去耦。
- 介電質 dielectric
- 電容兩電極之間的絕緣層；換掉它（陶瓷 vs 氮化矽/SiO₂）就是不同種類的電容。
- TDP Thermal Design Power
- 熱設計功耗。晶片設計散熱時的功率基準，可粗略代表耗電量級。
- VRM Voltage Regulator Module
- 電壓調節模組。把板上的電壓降到晶片要的低電壓、大電流的供電次系統。
- PDN Power Delivery Network
- 配電網路。從 VRM 到晶粒的整條供電路徑與其上的所有元件。
- DC bias 直流偏壓
- 元件實際工作時加在上面的直流電壓；某些 MLCC 在高 DC bias 下電容值會明顯衰減。
- 矽中介層 silicon interposer
- 晶粒與封裝基板之間的一層矽，做高密度繞線（2.5D 先進封裝常見，如 CoWoS）。
- TSV Through-Silicon Via
- 矽穿孔。垂直貫穿矽的導電通道；embedded 矽電容常與它搭配做電源穿孔。
- chiplet 小晶片
- 把大晶片拆成多顆小晶片再封在一起；封裝更密，也把電源完整性問題逼進封裝層。
- HBM High Bandwidth Memory
- 高頻寬記憶體，堆疊在 GPU 旁的高速記憶體；和 ASIC、Si Cap 一起坐在中介層上。
- OAM 板 OCP Accelerator Module
- 業界標準的 AI 加速器模組板規格，是 MLCC 的板級佈署位置之一。
- TVS Transient Voltage Suppressor
- 暫態電壓抑制（二極體）；ROHM 的矽電容內建 TVS 兼做突波/靜電防護。
- co-design 協同設計
- 矽電容跟 GPU／ASIC／HBM 與封裝平台一起設計、客製整合；是它的門檻也是價值。
- deep trench 深溝槽
- 在矽上蝕刻很深的溝槽來增加電極表面積，讓極薄的矽電容也有夠用的電容值。